文章 ID: 000077428 内容类型: 故障排除 上次审核日期: 2020 年 03 月 06 日

ATX PLL 到 fPLL 间距规则英特尔® Stratix®10 L-Tile 和 H-Tile 设备是否适用于内核模式下的 fPLL?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • L-Tile H-Tile fPLL 英特尔® Stratix® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    是的。英特尔® Stratix® 10 L-Tile 和 H-Tile 设备上的 ATX PLL 到 fPLL 间距规则适用于内核和收发器模式下的 fPLL。

    解决方法

    如果您在任一模式下使用 fPLL 违反此规则,英特尔 Quartus® Prime 软件将发出关键警告。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。