关键问题
是的,在 英特尔® Stratix® 10 设备上使用配置文件时,收发器 L-和 H-Tile 的 ATX PLL 到 fPLL 间距要求适用。
如果相邻的 ATX PLL 和 FPLL 组件使用配置文件功能将重新配置为不同的数据速率,则必须手动检查所有配置文件组合是否满足 ATX PLL 到 fPLL 间距的要求。
当 ATX PLL 和 fPLL 的默认配置文件违反 ATX PLL 到 fPLL 间距要求时,英特尔® Quartus® Prime 软件会生成严重警告。下面是一个严重警告示例。
严重警告 (18499): FPLL <Gen_LHDx0.LHDx0|Gen_FPLL。Gen_FPLLUSR0。FPLL_i0|xcvr_fpll_s10_htile_0|fpll_inst >太接近 ATX PLL <Gen_LHDx1.LHDx1|Gen_ATXPLL。Gen_ATXUSR0。ATXPLL_i0|xcvr_atx_pll_s10_htile_0|ct1_atx_pll_inst>。
VCO 频率在相邻 ATX PLL 50 MHz 以内的 FPLL 必须隔开一个 FPLL。修改任务编辑器中的FPLL位置约束,使fPLL至少相隔一个ATX PLL。
但是,在下面的示例中,英特尔® Quartus® Prime 软件不会生成严重警告,因为默认配置文件满足 ATX PLL 到 fPLL 间距的 VCO 频率规则。
fPLL 受限制为位置HSSICR2CMUFPLL_2T4DB
配置文件 0 = 10G3(编译时为默认值)
配置文件 1 = 12G5
ATX PLL 受限制为位置HSSICR2PMALCPLL_2T4DB
配置文件 0 = 10G3
配置文件 1 = 12G5(编译时为默认值)
英特尔® Stratix® 10 L- 和 H-Tile ATX PLL 到 fPLL 间距要求记录在“3.1.1.1.《英特尔® Stratix® 10 L-Tile 和 H-Tile 收发器 PHY IP 用户指南》中的“ATX PLL 到 fPLL 间距要求”部分。