文章 ID: 000077400 内容类型: 故障排除 上次审核日期: 2019 年 08 月 12 日

为什么我的 英特尔® Stratix® 10 设备 E-Tile 原生 PHY IP TX 均衡设置与从 PMA 属性寄存器读取的内容或英特尔 Quartus®软件收发器工具包中显示的内容不匹配。

环境

  • 英特尔® Quartus® Prime Pro Edition
  • Stratix® 10 E-Tile 收发器原生 PHY
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 英特尔® Quartus® Prime 软件 19.2 版及更早版本出现问题,用户定义的 Stratix 10 设备 E-Tile 原生 PHY IP TX 均衡设置可能无法正确整合到 <project_name>.sof 编程文件中。

    以下条件可能导致 TX 均衡设置不写入 <project_name>.sof 文件

    • 不受支持的 Attenuation、Pre-tap 1、Pre-tap 2、Pre-tap 3 或 Post-tap 1 均衡设置。
    • 非零 ATTEN 值。

    从 PMA 属性寄存器读取或显示在英特尔 Quartus Prime 收发器工具包中的均衡设置代表 PHY 中的实际均衡设置。

    解决方法

    要解决此问题,请参阅 E-Tile 收发器 PHY 用户指南,并且仅在 E-Tile 原生 PHY IP 中输入支持的 TX 均衡设置。

    如果要使用非零 TX 均衡设置,在FPGA配置后使用 PMA 属性代码写入 PHY。

    这个问题在英特尔® Quartus®软件版本 19.3 中得以解决

    相关产品

    本文适用于 2 产品

    英特尔® Stratix® 10 TX FPGA
    英特尔® Stratix® 10 MX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。