文章 ID: 000077368 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么处于分段模式的 英特尔® Stratix® 10 L 和 H-tile 设备的 fPLL 在校准后会丢失锁?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    如果英特尔® Stratix® 10 L 和 H-tile 设备的 fPLL 以分数模式配置,其 VCO 频率范围小于 7 GHz 时,在 fPLL 通电校准或用户重新校准后,fPLL 寄存器可能无法设置为受校值。

    解决方法

    为了解决此问题,通过 fPLL Avalon Memory Mapped 动态重新配置接口将以下序列写入软控制寄存器,从而重置在校准后丢失锁的 fPLL。

    1. 将寄存器0x4E0[1] 至 1
    2. 将寄存器0x4E0[0] 设置为 1
    3. 将寄存器设置0x4E0[0] 至 0
    4. 将寄存器设置0x4E0[1] 至 0

    您应该勾选 Enable Dynamic Refiguration,启用原生 PHY 调试主端点,以及在 英特尔 Stratix 10 L 和 H-tile 设备 fPLL IP 中启用控制和状态寄存器选项,以写入上面的软控制寄存器。

    相关产品

    本文适用于 4 产品

    英特尔® Stratix® 10 MX FPGA
    英特尔® Stratix® 10 TX FPGA
    英特尔® Stratix® 10 SX SoC FPGA
    英特尔® Stratix® 10 GX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。