由于 Arria 10 设备原生 PHY IP 中出现错误，使用配置配置文件功能的设计可能包含在 Quartus Prime 项目文件夹之外的任何地方生成原生 PHY IP 时不会计时出的路径。
每个配置配置文件的收发器计时信息包含在 IP 生成的 .json 文件中，该文件由原生 PHY IP .qip 文件参考。
原生 PHY IP 生成的配置配置文件对位置很敏感。如果原生 PHY IP 在 Quartus Prime 项目文件夹之外的任何地方生成，则将错过 .json 文件。该项目将成功编译，而无需重新计时.json 计时文件，但将缺少非默认配置文件的计时弧。
Quartus Prime 软件不提供警告。
在这种情况下，默认原生 PHY IP 配置被计时，但不包括替代配置配置。
我如何知道我的设计是否受到影响？
您可以查看您的 Quartus Prime 项目，查看您是否受到附加 check_transceiver_profiles.tcl 脚本的影响。该脚本可以识别丢失.json 文件以及潜在的时序弧缺失。您可以从 Quartus Prime Tools > TCL 脚本下拉菜单中获取该文件。脚本的输出可以在 消息 窗口的 系统 选项卡中看到。
变通办法 1
确保将原生 PHY IP 放置在 Quartus Prime 项目文件夹中。您可以将 .qsys 文件置于与 .qpf 文件相同的文件夹中来实现这一点。然后，您可以从此位置重新生成 IP。
变通办法 2
在以下 IP 生成的文件中将相关路径修改为"all".json 文件：
\\\altera_xcvr_native_a10_16*\synth\_altera_xcvr_native_a10_16*_*.sv
从：
reconfig_settings
.hssi_10g_rx_pcs_reconfig_settings（"./>/altera_xcvr_native_a10_16*/synth/rcfg_timing_db/hssi_10g_rx_pcs_reconfig_settings_*.json"），
.hssi_10g_tx_pcs_reconfig_settings（".//altera_xcvr_native_a10_16*/synth/rcfg_timing_db/hssi_10g_tx_pcs_reconfig_settings_*.json"），
.......
自
reconfig_settings
.hssi_10g_rx_pcs_reconfig_settings（" //altera_xcvr_native_a10_16*/synth/rcfg_timing_db/hssi_10g_rx_pcs_reconfig_settings_*.json"），
.hssi_10g_tx_pcs_reconfig_settings（" //altera_xcvr_native_a10_16*/synth/rcfg_timing_db/hssi_10g_tx_pcs_reconfig_settings_*.json），）
.......
如何使用这些变通办法来分析预置和路由设计？
应用上面提到的任一变通方法后，您可以从 Quartus Prime 处理>Start>Start TimeQuest 时序分析器 下拉菜单中重新运行 TimeQuest 时序分析器。
对于直接在 TimeQuest GUI 中执行时序分析的用户，您必须在应用两个变通方法后，使用"create_timing_netlist -force_dat"命令来创建时序网络列表和更新的时序信息。
变通方法/修复
