文章 ID: 000077351 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么英特尔® Stratix®的 10 以太网 100G 设计示例无法与以太网交换机互通,并将数据包发送到交换机?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 以太网
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    由于英特尔® Quartus® Prime Pro Edition 软件版本 19.1 及更高版本出现问题,您可以观察以太网交换机在使用以下英特尔 以太网 IP 设计示例时丢弃英特尔® Stratix® 10 设备发送的所有数据包:

    • E-tile 硬核 IP 英特尔® Stratix® 10 设计示例
    • 适用于以太网 英特尔® Stratix® 10 FPGA IP 的 H-tile 硬核 IP 设计示例
    • 低延迟 100G 以太网英特尔® Stratix® 10 FPGA IP 设计示例

    在上面的设计示例中,以太网交换机不支持以太网帧的指定类型 / 长度字段。

    解决方法

    要修复此问题,请修改/hardware_test_design/通用/目录中的alt_aeuex_packet_client_tx.v文件,以将有效负载长度更改为0x88b5,并重新编译设计。

     

    替换以下声明:

    dout_next = {DEST_ADDR,SRC_ADDR,{2'b00,payload_length},index,{6{rjunk}}};

    含:

    dout_next = {DEST_ADDR,SRC_ADDR,{2'b00,payload_length},index,{6{rjunk}}};

    dout_next = {DEST_ADDR,SRC_ADDR,{16'h88b5},index,{6{rjunk}}};

     

    相关产品

    本文适用于 6 产品

    英特尔® Stratix® 10 GX FPGA
    英特尔® Agilex™ F 系列 FPGA 和 SoC FPGA
    英特尔® Stratix® 10 MX FPGA
    英特尔® Stratix® 10 TX FPGA
    英特尔® Stratix® 10 DX FPGA
    英特尔® Stratix® 10 SX SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。