文章 ID: 000077195 内容类型: 故障排除 上次审核日期: 2016 年 05 月 09 日

某些参考时钟频率导致 Arria® 10 的编译和Cyclone® 10 GX fPLL IP 出现故障

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 英特尔® Quartus® Prime 标准版
  • fPLL 英特尔® Arria® 10 Cyclone® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    在以下情况下,编译Arria® 10 和 Cyclone® 10 fPLL IP 可能会在 Fitter 阶段失败:

    • IP 处于 内核 级联 源模式,参考时钟频率在 49 MHz < Fref
    • IP 处于 收发器 模式,参考时钟频率在 50.0 MHz ≤频率

    此问题将影响 Quartus® Prime 标准版软件和 Quartus Prime 专业版软件。

    解决方法

    选择 不属于指定范围的 fPLL IP 参考时钟频率

    相关产品

    本文适用于 2 产品

    英特尔® Arria® 10 FPGA 和 SoC FPGA
    英特尔® Cyclone® 10 GX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。