文章 ID: 000077140 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

当使用面向 PCI Express 的 Stratix V 硬核 IP 时,为什么插槽功能寄存器的 无命令完成支持 (位 18) 正确设置?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明 由于 PCI® Express 的 Stratix® V 硬核 IP 出现问题,此位被错误地设置为。
解决方法

要解决此问题:

1. 转到:

\\ip\altera\altera_pcie\altera_pcie_sv_hip_avst\pcie_sv_parameters_common.tcl

2. 更换:

add_parameter advanced_default_hwtcl_no_command_completed字符串 "真实"

add_parameter advanced_default_hwtcl_no_command_completed字符串 "错误"

3. 删除:

set_parameter_value no_command_completed_hwtcl "真实"

4. 转到:

\\ip\altera\altera_pcie\altera_pcie_sv_hip_avst\pcie_sv_parameters.tcl

5. 修改行

如果 { = 1 } }

set_parameter_value no_command_completed_hwtcl"真实"

自:

如果 { = 1 } }
设置advanced_default_parameter_override [ get_parameter_value advanced_default_parameter_override ]
如果 { = 0 } }
set_parameter_value no_command_completed_hwtcl"真实"
} 其他 {
set_parameter_value no_command_completed_hwtcl [ get_parameter_value advanced_default_hwtcl_no_command_completed ]
}

6. 重新生成 IP 内核、重新编译设计和模拟。

此问题计划在 Quartus® II 软件的未来版本中解决。

相关产品

本文适用于 3 产品

Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。