文章 ID: 000077039 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 28 日

警告:无法达到要求的价值 xx 度用于参数相移的时钟输出 — 实现了 xx 度值。

环境

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    您为 PLL 输出时钟指定了一个相移值。但是,Quartus® II 软件无法达到您指定的相移值。相反,Quartus® II 软件选择了最近的可用的相移值。如果 Quartus II 软件选择的相移值是可接受的,则不需要做任何进一步的工作。

    可用的相移步骤取决于 PLL 的 VCO 周期除以 8。以下示例提供详细的说明。

    fin, PLL Inclk:100MHz
    fout, PLL 输出时钟:300MHz(周期:3.333n)
    VCO 频率:600MHz(周期:1.667n)
    M 计数器:6

    每个步骤的相移 = 1.667ns / 8 = 208.375ps
    在 300MHz PLL 输出时钟上,周期为 3.333ns,208.375ps,相当于每步 22.5 度。

    总而言之,可以通过调整 VCO 频率来更改 PLL 的相移分辨率。

    相关产品

    本文适用于 1 产品

    Stratix® III FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。