说明
由于英特尔® Quartus® Prime Pro 软件版本 19.1 到 19.4 出现一个已知问题，因此 JESD204B 英特尔® FPGA IP示例设计在使用 英特尔® Arria® 10 和 英特尔® Cyclone® 10 GX 设备时可能无法正常运行。这是由于合成时导致 2 个端口缺失，仿真 JESD204B 英特尔® FPGA IP示例设计时丢失了 1 个端口。
解决方法
要解决此问题，请按照以下步骤操作：
1. 例如设计合成，在 365 行将这两个端口添加到位于 "altera_jesd204_ed_RX_TX.sv"位置的"//ed_synth"。
{
.jtag_avmm_bridge_master_reset_reset （jtag_avmm_rst），
.jtag_reset_in_reset_reset_n （1'b1），
}
2. 例如设计模拟，在 365 行将第 364 行的端口添加到位于"//ed_sim/testbench/models"的"altera_jesd204_ed_RX_TX.sv"中。
{
.jtag_reset_in_reset_reset_n （1'b1），
}
此问题从英特尔® Quartus® Prime Pro Edition 软件版本 20.1 开始修复。