文章 ID: 000077025 内容类型: 故障排除 上次审核日期: 2020 年 09 月 14 日

将 E-Tile 硬 IP 用于以太网 英特尔® FPGA IP 10G/25G PTP 变体时,Timing Analyzer 是否会将o_sclk信号报告为不受约束的时钟?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 适用于以太网英特尔® FPGA IP 的
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    当将E-Tile Hard IP用于以太网英特尔® FPGA IP 10G/25G PTP变体时, o_sclk 信号是通过时钟网络路由的异步脉冲。Timing Analyzer 错误地将 o_sclk 信号识别为时钟源,并将其报告为不受约束的时钟。

    解决方法

    无需任何变通方法,可以安全地忽略此 Timing Analyzer 对 o_sclk 作为无约束时钟的分析。

    相关产品

    本文适用于 3 产品

    英特尔® Stratix® 10 TX FPGA
    英特尔® Stratix® 10 DX FPGA
    英特尔® Agilex™ 7 FPGA 和 SoC FPGA F 系列

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。