文章 ID: 000077024 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

当英特尔® Quartus®设计中实例化了两个时钟视频输出 （CVO） II IP 内核时，英特尔® Quartus®的合成编译过程为何显示缺少"sdi_cvo_rden"端口错误？

环境

    英特尔® Quartus® Prime Pro Edition
    时钟视频输出 II（4K 就绪）英特尔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

关键问题

说明

由于英特尔® Quartus® Prime Pro 版本 19.2 软件及更高版本出现问题，在时钟视频输出 （CVO） II IP 内核中选中"嵌入视频"选项后，sdi_cvo_rden端口便可以使用。

当英特尔® Quartus®设计中实例化了两个或多个 CVO II IP 时，英特尔® Quartus®的编译阶段将失败，并不会出现丢失的"sdi_cvo_rden"端口错误。

解决方法

解决这一问题已经无法解决。

此问题已在英特尔® Quartus® Prime Pro 软件的版本 20.2 开始修复。

相关产品

本文适用于 3 产品

英特尔® Agilex™ 7 FPGA 和 SoC FPGA
英特尔® Arria® 10 FPGA 和 SoC FPGA
英特尔® Stratix® 10 FPGA 和 SoC FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。