说明
UniPHY DDR3 IP 中存在一个错误，它错误地允许为单芯片选择 8Gbit DDR3 内存设备生成配置，为 Arria® V 和 Cyclone® V 硬核和 HPS 内存控制器生成 16 行、11 列和 3 个组地址位。
解决方法
支持的最大 DDR3 设备容量配置如下所示：
硬内存控制器和 HPS 内存控制器： 每个芯片选择 4Gbit，地址配置为 16 行、10 列和 3 个存储体位。
软控制器： 每个芯片选择 8Gbit，地址配置为 16 行、11 列和 3 个存储体位。
有关 Arria® V 硬核和 HPS 内存控制器支持的配置的更多信息，请参阅 《Arria V 手册》中的表 7-17：Arria® V 硬核内存控制器的功能，并参阅 《Arria V 硬核处理器系统技术参考手册》中的表 11-1：SDRAM 控制器接口内存选项。
有关 Cyclone® V 硬核和 HPS 内存控制器支持的配置的更多信息，请参阅 《Cyclone V 手册》中的表 6-14：Cyclone® V 硬核内存控制器的功能，并参阅 《Cyclone V 硬核处理器系统技术参考手册》中的表 11-1：SDRAM 控制器接口内存选项。