文章 ID: 000076910 内容类型: 故障排除 上次审核日期: 2022 年 01 月 25 日

为什么高带宽内存 (HBM2) 接口 IP 示例设计英特尔® Stratix® 10 MX FPGA显示最小脉冲宽度违规?

环境

  • Intel® Quartus® Prime Pro Edition
  • High Bandwidth Memory (HBM2) Interface Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime Pro Edition 软件版本 19.1 及更早版本出现问题,如果您创建了针对 英特尔® Stratix® 10 MX FPGA 的高带宽内存 (HBM2) 接口 IP 创建示例设计,则您可能会看到最小脉冲宽度违规。

    解决方法

    要解决此问题,请从下面的相应链接下载安装英特尔® Quartus® Prime 专业版软件版本 19.1 补丁 0.04。安装补丁后 ,请按照自述文件中显示的步骤操作。

    此问题从英特尔® Quartus® Prime Pro Edition 软件版本 19.2 开始修复。

    相关产品

    本文适用于 2 产品

    Intel® Stratix® 10 FPGAs and SoC FPGAs
    Intel® Stratix® 10 MX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。