文章 ID: 000076878 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么使用 Interlaken 设计示例时模拟会失败?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • Interlaken(第二代)英特尔® FPGA IP
  • Interlaken
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Interlaken IP 内核(第二代)出现问题,使用 模型 或 ncsim 模拟环境时 ,rx_digitalreset和reset_stat 不断切换。因此,模拟系统无法成功进入锁定状态或完成。

    解决方法

    使用 VCS 仿真环境时不存在此问题。

    此问题从 英特尔® Quartus® Prime 软件的版本 v17.1 开始修复。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。