文章 ID: 000076852 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么 PHYLite IP 参数编辑器无法提供参数"使用内核 PLL 参考时钟连接"？

环境

    英特尔® Quartus® Prime Pro Edition
    面向并行接口英特尔® Stratix® 10 FPGA IP 的 PHY Lite
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

从 Quartus® Prime 软件版本 17.0 开始，PHYLite IP 不支持内核 PLL 参考时钟连接。PHYLite PLL 参考时钟必须连接到专用参考时钟引脚。

相关产品

本文适用于 1 产品

英特尔® Arria® 10 FPGA 和 SoC FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。