文章 ID: 000076849 内容类型: 故障排除 上次审核日期: 2019 年 10 月 31 日

英特尔® Stratix® 10 DDR4 Ping Pong PHY 示例设计是否存在任何已知问题?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 外部内存接口英特尔® Stratix® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在 DDR4 Ping Pong PHY 配置中使用 英特尔® Stratix® 10 EMIF IP 时,如果启用了效率监控器,则自动生成的示例设计会出现问题。

    Ping Pong PHY 校准成功,流量生成器测试在 Ping PHY 上通过,但在 Pong PHY 上出现读取数据错误而失败。此行为在模拟和硬件操作中均会出现。

    解决方法

    将启用效率监视器的 DDR4 IP 参数诊断>设置为禁用。

    此问题已在 英特尔® Quartus® Prime 专业版软件的 19.4 版中修复。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。