文章 ID: 000076807 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

offset_cancellation_reset信号未同步到 PCI Express Stratix IV 链 DMA 示例设计的 IP 编译器reconfig_clk

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    offset_cancellation_resetStratix中的信号 面向 PCI Express 的 IP 编译器的 IV 链 DMA 示例设计 同步到 reconfig_clk_locked 信号的变化 不需要使用 reconfig_clk 时钟。因此,SERDES 偶尔可能功能不正确。

    解决方法

    此问题没有变通办法。

    此问题将在 IP 编译器的未来版本中修复 面向 PCI Express 链条 DMA 的示例。

    相关产品

    本文适用于 1 产品

    Stratix® IV FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。