文章 ID: 000076748 内容类型: 错误讯息 上次审核日期: 2018 年 09 月 28 日

警告 (15064):PLL 输出端口 clk[0] 通过非专用路由馈送输出引脚“c0~output”

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

当您将单端专用时钟输出分配到 英特尔 MAX 10 设备中的差分引脚对的 n 引脚时,您可能会在 英特尔® Quartus® Prime 软件中看到这一警告。

 

 

解决方法

对于单端专用时钟输出,将引脚分配PLL#_CLKOUTp。

为提供差分专用时钟输出,引脚对分配给 PLL#_CLKOUTp 和 PLL#_CLKOUTn。

相关产品

本文适用于 1 产品

英特尔® MAX® 10 FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。