警告：SERDES 接收器凌动的 DPA 时钟由带有非特定dpa_multiply_by和dpa_divide_by参数的 PLL"xxxxxxx"驱动

在"外部 PLL"模式下使用 ALTLVDS 宏功能时，您可能会收到以下警告：

警告：SERDES 接收器凌动的 DPA 时钟由带有非特定dpa_multiply_by和dpa_divide_by参数的 PLL"xxxxxxx"驱动

在"外部 PLL"模式下使用 ALTLVDS 宏功能时 ，ALTPLL 宏功能必须有一种方法来指定 DPA 应用中必需的dpa_multiply_by和dpa_divide_by参数。这些参数必须设置为与馈送 ALTLVDS 时钟端口的时钟的相应clk_multiply_by/divide_by参数相同（即频率等于数据速率的高速时钟）。如果 ALTPLL 宏功能在 Output Clocks 设置页面上没有显示"使用 DPA 时钟的这些时钟设置"的复选框选项，则您必须手动编辑生成的 ALTPLL 实例并设置dpa_multiply_by/dpa_divide_by 参数。

以下示例假设您的乘法和除法设置分别为 10 和 1。

--示例手动编辑到 ALTPLL 组件声明通用地图 （VHDL）

                           dpa_multiply_by：整数;

                              dpa_divide_by：整数;

--示例手动编辑到 ALTPLL 通用版 （VHDL）

                dpa_multiply_by          => 10， --    根据您的 PLL 设置设置这些设置

                dpa_divide_by            => 1， -      根据您的 PLL 设置设置这些设置

-- 示例手动编辑到 ALTPLL defparam （Verilog）

  altpll_component.dpa_multiply_by = 10，

altpll_component.dpa_divide_by = 1，