文章 ID: 000076586 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

在 SerialLite III 持续模式中 RX 中插入额外的差距

环境

    英特尔® Quartus® Prime Pro Edition
    Serial Lite III 流传输英特尔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

关键问题

说明

可能在标准时钟模式 (SCM) 中插入额外的差距,当 Source/TX 连续将数据发送到 RX 时,没有任何数据有效差距时,接收端/RX 接口仍然可以对用户逻辑取消表明数据有效。

解决方法

要解决此问题,可以在转发接收的数据包之前,实施缓冲方案,以便先存储某些字样。

此问题计划在 Quartus® Prime 软件的未来版本中修复。

相关产品

本文适用于 1 产品

英特尔® 可编程设备

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。