文章 ID: 000076580 内容类型: 故障排除 上次审核日期: 2020 年 07 月 29 日

为什么在使用仿真 TDP 双时钟模式时无法生成 RAM:2-PORT IP?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • RAM 2-端口英特尔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 版软件 20.2 及更早版本存在问题,您可能会看到“错误:ram_2port_0.dcfifo_in:”FIFO 应该有多深?”(GUI_Depth) xxx 超出范围“ 时,使用 RAM:2 端口 IP 的仿真 TDP 双时钟模式。

    这是因为选项卡宽度/Blk 类型中的“内存字数”值超出了范围。使用仿真 TDP 双时钟模式时,只能将其设置为 2^n (1<n<18)。

    解决方法

    不需要任何解决方法。使用模拟 TDP 双时钟模式时,为 Tab 宽度/BLK 类型中的内存字数设置正确的值 2^n (1<n<18)。

    英特尔® Quartus® Prime Pro Edition 软件的未来版本计划进行增强,以便在内存字的值超出范围时在 IP GUI 中生成错误消息。

    相关产品

    本文适用于 2 产品

    英特尔® Agilex™ 7 FPGA 和 SoC FPGA
    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。