文章 ID: 000076574 内容类型: 错误讯息 上次审核日期: 2019 年 02 月 06 日

内部错误:子系统:CONSTRA,文件:/quartus/db/constra/constra_runtime_rbc_checker.cpp,行:185

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 面向并行接口英特尔® Stratix® 10 FPGA IP 的 PHY Lite
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 专业版软件出现问题,您在用于并行接口 英特尔® Stratix® 10 FPGA IP 的 PHY Lite 输出时钟上设置负相移时,会出现上述错误消息。

    解决方法

    为解决此问题,仅对面向并行接口的 PHY Lite(适用并行接口)内的任何输出时钟设置正相移英特尔® Stratix®10 FPGA IP。

    此问题计划在英特尔® Quartus® Prime Pro Edition 软件的未来发行版中修复。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。