文章 ID: 000076518 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 27 日

Error (18090):外部内存和 PHYLite 接口必须在受限于同一 I/O 列时共享通用时钟和重置信号。

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 外部内存接口英特尔® Arria® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 软件版本 19.2 或更早版本出现问题,当您不在同一 I/O 列中共享相同的时钟和重置 英特尔 Arria®信号时,您可能会看到 fitter 错误消息。此消息不正确,您可以按照 英特尔 Arria 10 EMIF IP 用户指南 中所述的准则操作。要将多个接口放置在同一个 I/O 列中,您必须确保每个单个接口的全局重置信号 (global_reset_n) 都来自同一输入引脚或信号。

     

    解决方法

    此问题计划在 英特尔® Quartus® Prime 软件的未来发行版中修复。

    相关产品

    本文适用于 1 产品

    英特尔® Arria® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。