文章 ID: 000076470 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么在使用动态相步功能执行相步时,我选择的 altpll 时钟输出不会更改相位,即使 altpll 输出信号 Phase Done Stratix III 和 Cyclone III 设备中的脉冲较低?

环境

  • Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    Stratix® III 和 Cyclone® III 设备中,使用动态相位步进功能进行设计时,如果相位计算器选定[] 端口由常数馈送,则会出现调整相位时钟错误的情况。这将影响 Quartus® II 设计软件版本 7.2 SP3 和更之前版本。

    如果发生这种情况,在 altpll Phasecounterselect[] 端口前插入额外的逻辑,或注册源此端口的常量。在后一种情况下,您可能需要使用保留属性来防止将寄存器合成而去。

     

    解决方法

    Quartus® II 软件 13.0 版本解决了这一问题。

    相关产品

    本文适用于 1 产品

    Stratix® III FPGAs

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。