文章 ID: 000076390 内容类型: 故障排除上次审核日期: 2020 年 08 月 27 日

为什么英特尔® Arria® 10 PHYLite IP 核interface_locked信号未置位？

环境

错误 ID: 14012315634

Quartus 版本

英特尔® Quartus® Prime Pro Edition

英特尔® Quartus® Prime 标准版

已找到版本: 17.1

FPGA 知识产权

面向并行接口英特尔® Arria® 10 FPGA IP 的 PHY Lite

已找到版本: 17.1

BUILT IN - ARTICLE INTRO SECOND COMPONENT

关键问题

说明

由于英特尔® Arria® 10 PHYLite IP 存在一个已知限制，当 I/O 通道中的所有奇数索引引脚未用作数据引脚时，interface_locked信号将不会置位。但是，英特尔® Arria® 10 PHYLite IP 在数据传输方面功能齐全。

解决方法

要变通解决此问题，请在 I/O 通道中使用至少一个奇数索引引脚（如 pin_index 1， 3， 5 ...11）用于英特尔® Arria® 10 PHYLite 设计中的数据引脚。