说明
MAX® 10 ADC IP 对总采样点提供 1Msa/s 的固定采样率。
您可以按照下面的变通办法降低采样率，从而为过滤器设计提供更大的安定时间余量。
解决方法
通过在 ADC IP GUI 中选择比驱动 ADC IP 的 PLL 输出时钟设置的频率更高的时钟频率，可以降低 ADC IP 的采样率。
例如，当 PLL 配置为向 ADC IP 提供 10MHz 时钟时，应该将 ADC IP 中的参考时钟设置为 10 MHz，以获得 1Msa/s 的采样率。
但是，如果将参考时钟设置为 20MHz，采样率将降低一半，在这种情况下是 500ksa/s。