说明
在 Quartus® II 软件版本 11.0 或 11.0SP1 中编译 DDR2 SDRAM 或 DDR3 SDRAM UniPHY 设计时，您可能会遇到以下严重警告：
关键警告：_if0_p0_pin_map.tcl：找不到适合引脚的 PLL 时钟 if0|p0|controller_phy_inst|memphy_top_inst|afi_half_clk_reg
关键警告不会在设计的第一次编译中发生，但在以后的所有编译中都会发生。
问题的原因RAPID_RECOMPILE_MODE设置为 ON，从而导致afi_half_clk_reg不会在后续的编译中保留。
解决方法
变通方法是在重新编译或禁用项目中的快速重新编译设计之前删除 db 目录。
此问题将在 Quartus II 软件的未来版本中解决。