说明
针对英特尔® Arria® 10 和 英特尔® Stratix® V FPGAs，英特尔® 低延迟 40 Gbps 和 100 Gbps 以太网 IP 核支持 IEEE 规范要求的最小帧大小为 64 字节。
由于英特尔® 40 Gbps 和 100 Gbps 以太网 IP 核的设计，IP 核可能会意外挂起和/或行为，RX 帧的长度小于 64 字节。
解决方法
要解决此问题，远端发射器必须遵守 64 字节所需的最小数据包大小。
此问题计划不会在将来的 Quartus® Prime 软件发行版中解决。
英特尔® Stratix® 10 FPGAs没有此限制。