文章 ID: 000076351 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

使用 Windows* 时，为什么英特尔® FPGA P-Tile Avalon® PCI* Express 示例设计的内存映射 IP 无法生成？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 适用于 PCI Express* 的 Avalon-MM 英特尔® Stratix® 10 硬核 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 专业版软件 Windows* 20.1 版出现问题，用于 PCI Express* 示例设计的 英特尔® FPGA P-Tile Avalon® 内存映射 IP 将无法在 Gen4x4 根端口模式下生成。

    解决方法

    英特尔® Quartus® Prime Pro Edition 软件 20.1 版的 Linux* 版本可以正确生成示例设计。

    此问题从英特尔® Quartus® Prime Pro Edition 软件版本 20.4 开始修复。

    相关产品

    本文适用于 5 产品

    英特尔® Stratix® 10 GX FPGA
    英特尔® Stratix® 10 MX FPGA
    英特尔® Stratix® 10 DX FPGA
    英特尔® Stratix® 10 TX FPGA
    英特尔® Stratix® 10 SX SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。