文章 ID: 000076309 内容类型: 故障排除 上次审核日期: 2020 年 01 月 21 日

为什么在使用带有 1000BASE-X/SGMII PCS 和 LVDS I/O 的 10/100/1000 以太网 MAC 或 1000BASE-X/SGMII PCS 时会出现警告,而且在 Agilex™ 7 FPGA 三速以太网 IP 中选择 LVDS I/O?

环境

    英特尔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于 Quartus® Prime 专业版软件 19.4 版存在一个问题,当选择搭载 1000BASE-X/SGMII PCS 和 LVDS I/O 的 10/100/1000 以太网 MAC 或在 Agilex™ 7 FPGA 三速以太网 IP 内核中选择 1000BASE-X/SGMII PCS 和 LVDS I/O 选项时,将显示警告。

警告:test.eth_tse_0.i_lvdsio_terminator_0.pll_areset_iopll:未声明关联的重置接收器

警告:test.eth_tse_0.iopll:能够实现 PLL - 实际 VCO 频率与请求的设置不同

警告:test.eth_tse_0.ref_clk_module.out_clk/iopll.refclk:iopll.refclk 需要 125000000Hz,但源的频率为 0Hz

解决方法

这些警告可以放心忽略,因为使用 Agilex™ 7 FPGA 三速以太网 IP 核时功能不受影响。

相关产品

本文适用于 1 产品

英特尔® Agilex™ 7 FPGA 和 SoC FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。