文章 ID: 000076282 内容类型: 错误讯息 上次审核日期: 2018 年 02 月 28 日

错误:PLL 输出计数器参数 'phase_shift' <n>在节点 'pll_ip:inst|pll_ip_0002:pll_ip_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER' 上</n>设置为非法值 ns。

环境

  • 英特尔® Quartus® Prime 标准版
  • IOPLL 英特尔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在 Cyclone® V 中,以下规格将给出更合适的误差。此外,VCO 频率高于数据表中的指定频率。

    输入 33.0 MHz

    输出 1:132 MHZ 相移 0.0 度

    输出 2:158.4 MHz 相移 5.0 度

    报告的 VCO 频率为 1584.0 MHz。

    解决方法

    这是由于 V PLL Megawizard Cyclone®英特尔® Quartus®版本存在错误。要变通解决此问题,请在 QSYS 中创建采用上述规范的 PLL,并将其添加到设计中。

    相关产品

    本文适用于 1 产品

    Cyclone® V FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。