文章 ID: 000076272 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么我的 PCI Express Gen3 模拟训练到 x1 链路宽度？

环境

  • 英特尔® Quartus® II 订阅版
  • 模拟
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明 由于一个已知问题，PCIe®使用Altera®总线功能模型 （BFM） 模拟Arria® V GZ 或 Stratix® V 设备时，将下限链接到 Gen3x1。
    解决方法

    作为仅用于模拟的变通办法，在收发器重新配置控制器宏功能中禁用"启用自适应均衡 （AEQ） 模块"选项。

    相关产品

    本文适用于 4 产品

    Arria® V GZ FPGA
    Stratix® V GS FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。