文章 ID: 000076240 内容类型: 故障排除 上次审核日期: 2019 年 09 月 24 日

为什么在选择 PTP、RSFEC 和 VHDL 选项的 25G 以太网英特尔® Stratix® 10 FPGA IP 型号设计测试台时,VCS* 模拟失败?

环境

  • Intel® Quartus® Prime Pro Edition
  • 25G Ethernet Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    由于英特尔® Quartus® Prime 专业版软件版本 19.3 及更早版本出现问题,所选 25G 以太网英特尔® Stratix® 10 FPGA IP 版本(带有 PTP、RSFEC 和 VHDL)选项的 25G 以太网英特尔® Stratix® 10 FPGA IP 版本的 VCS* 模拟将在 VCS 中出现故障,并出现“交叉模块参考分辨率错误”。

     

     

    解决方法

    要解决此问题,执行以下步骤:

    1.) 导航 至设计的 “example_testbench/”目录

    2.) 打开 “basic_avl_tb_top.sv”文件

    3.) 评论 40 行:

                defparam singleport1588_s10gxt_inst.s10_top.alt_e25s10_0.SIM_SHORT_AM = 1'b1;

    4.) 重新编译模拟

    相关产品

    本文适用于 1 产品

    Intel® Stratix® 10 FPGAs and SoC FPGAs

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。