文章 ID: 000076238 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 27 日

内部错误:子系统:SIN,文件:/quartus/tsm/sin/sin_micro_tnodes_dag.cpp,行:626

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在 Quartus® II 软件版本 12.0sp2 以及更早之前运行 EDA 网络列表 Writer 以创建面向 Arria® V 家族的设计时,可能会看到此错误。

     

    如果顶级设计文件的端口列表包含差分引脚对,并且在相同对的正针 (p) 之前列出了负引脚(n),便会触发此错误。

     

    解决方法

    为解决 Quartus® II 软件版本 12.0SP2 及更早的这一问题,请确保您的高级设计文件在负 (n) 补充引脚之前列出差分对的正针 (p) 引脚。
     
    此问题计划在 Quartus II 软件的未来版本中解决。


     

     

    相关产品

    本文适用于 4 产品

    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。