文章 ID: 000076176 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

使用 Aldec Active-HDL 9.1 在 Arria V 后期拟合模拟中编译错误

环境

  • 英特尔® Quartus® II 订阅版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    如果您的设计针对的是 Arria V 或Arria V GZ 设备 您还可以在 Quartus 版本 12.1 中执行拟合后模拟 使用 Aldec Active-HDL 9.1 EDA 的 II 软件 模拟器可能出现编译错误。

    解决方法

    升级到 Aldec Active-HDL 版本 9.2。

    相关产品

    本文适用于 2 产品

    Arria® V GZ FPGA
    Arria® V FPGA 和 SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。