文章 ID: 000076167 内容类型: 错误讯息 上次审核日期: 2013 年 08 月 27 日

错误:SERDES 接收器节点“ext_altlvds_rx:inst1|altlvds_rx:ALTLVDS_RX_component|ext_altlvds_rx_lvds_rx:auto_generated|rx_0”端口上未正确连接

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

当您在 英特尔® Stratix® V 设备中启用 ALTLVDS_RX DPA 时,英特尔® Quartus® II 软件版本 11.0 中出现此错误。

为了避免此问题,执行以下步骤:

在顶级ALTVDS_RX设计文件中更改实体和组件声明中的以下代码行:

rx_dpaclock:IN STD_LOGIC_VECTOR(0 DOWNTO 0)

rx_dpaclock:在STD_LOGIC;

解决方法

英特尔® Quartus® II 软件版本 11.0SP2 中已经修复了此问题。

相关产品

本文适用于 4 产品

Stratix® V E FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。