关键问题
说明
此问题将影响 Arria 10 设备上所有受支持的外部内存协议。 如果您的设计使用具有Altera EMIF 总线功能的 VHDL 模拟模型 型号，使用 2015.06 年更早版本的 Riviera-PRO 进行模拟可能会无法 进展。
解决方法
此问题的变通办法如下：
- 使用 Verilog 而不是 VHDL 进行模拟。此问题仅在 VHDL。
- 使用 Riviera-PRO 以外的其他仿真器。此问题仅发生 和 Riviera-PRO 合作。
此问题将在将来的版本中修复。