文章 ID: 000076097 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

Stratix V 设计不支持延迟链后标注

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    如果您的设计针对 Stratix V 设备,则提供反向注释 编译后延迟链设置可能在启用时失败 Back-Annotate 中的 "延迟链 "选项 分配 对话框。

    Quartus® II 软件不支持反向注释 以 Stratix V 设备为目标的设计中的延迟链。

    解决方法

    没有解决方法。

    相关产品

    本文适用于 1 产品

    Stratix® V FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。