文章 ID: 000076094 内容类型: 产品信息和文件 上次审核日期: 2021 年 08 月 28 日

如何确保 Arria V 或 Cyclone V 设备家族中Avalon-MM 和 Avalon-ST PCIE HIP 之间的一致行为？

环境

  • 英特尔® Quartus® II 订阅版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    对于Arria® V 和 Cyclone® V 设备家族，为确保 Avalon®-MM 和 Avalon-ST PCI Express® 硬核 IP 之间一致的行为，需要从Avalon-MM 包装器更改 2 个参数，以与 Avalon-ST 包装器的默认值相匹配。

    解决方法

    在文件中altpcie_sv_hip_avmm_hwtcl.v，查找文件顶部（第 148 行左右）附近的以下参数定义，并识别更改：

       参数rx_cdc_almost_full_hwtcl = 6，
       参数tx_cdc_almost_full_hwtcl = 6，

    更改为：

       参数rx_cdc_almost_full_hwtcl = 12，
       参数tx_cdc_almost_full_hwtcl = 12，

    相关产品

    本文适用于 4 产品

    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。