关键问题
说明
面向 PCI Express 的 IP 编译器的重置控制器逻辑
Stratix IV 上的内部重置模块硬 IP 实施
GX 设备在之后不监视 pll_locked 状态
busy_altgxb_reconfig 信号已取消组装。一如既既者
结果，您可以在 IP 编译器之前观察链接的不稳定性
PCI Express 在 PLL 锁丢失后进入链路恢复。
此问题影响 PCI Express 硬核 IP 的所有 IP 编译器 在 Stratix IV GX 设备上使用内部重置模块实施。
解决方法
为了避免此问题，请确保您的 PCI IP 编译器 高速收发器参考时钟满足以下要求：
- 参考时钟必须是一个免费的运行时钟 该功能在设备启动后有效。
- 正常操作时，参考时钟必须保持稳定， 软重置、热重置、断电、链路断开状态和其他预期 情况。
此问题将无法在 IP 的未来版本中解决 面向 PCI Express 的编译器。正确的操作要求设计 按照 变通办法中描述的参考时钟限制操作 部分。