文章 ID: 000075790 内容类型: 产品信息和文件 上次审核日期: 2021 年 08 月 28 日

如何使用CHANGE_EDREG指令来模拟 Stratix、Stratix II、Arria GX 和 Cyclone II 和更高版本的系列设备中的 CRC 错误?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

您可以下载创建所需的内容crc.jam提交文件,并按照以下说明发布CHANGE_EDREG指令,以模拟 Stratix®、Stratix II、Arria® GX,以及 Cyclone® II 和更高系列设备中的 CRC 错误。

使用随附的 JAM 文件,将第 9 行修改为任意编号。这是要更改 CRC 校验和值。
DRSCAN 32;

  1. 这将通过 CHANGE_EDREG指令将 CRC 校验和覆盖在存储寄存器中。
  2. 然后,CRC_Error针将进入高位,发出 CRC 错误信号。

您可以在 Quartus® II 设计软件中使用命令行 JAM 播放器执行 crc.jam 文件

命令将是:

quartus_jli -aconfig_io -cn crc.jam

在 -c 之后的 n =电缆索引。要查找 USB-Blaster™ 的电缆索引,执行:

quartus_jli -n

相关产品

本文适用于 7 产品

Cyclone® IV E FPGA
Cyclone® II FPGA
Cyclone® IV GX FPGA
Arria® GX FPGA
Stratix® II FPGA
Cyclone® III FPGA
Cyclone® III LS FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。