说明
问题160236： 版本 1.9
对于 BOOTSEL （BSEL） 和 CLOCKSEL （CSEL） 引脚，它显示可以使用 4.7K-ohm 至 10K-ohm 的下拉电阻器，但不指定向上电阻器应绑定的电压。
BSEL 和 CSEL 引脚的上拉电阻器应与包含这些针脚的内存条的 VCCIO 绑定。
问题 63747：版本 1.3
DCLK 未列为双用途引脚。 当配置模式为活动模式时，DCLK 可配置为配置后的用户 I/O 引脚。
问题 44313： 版本 1.1
未使用的 GXB_RX 针的连接指南表示要通过10 k 电阻器连接到 GND。 10 k. 电阻器是不需要的，未使用的 GXB_RX 针可直接与 GND 绑定。
问题 27900： 版本 1.1
CLK[0：23][p，n] 引脚类型、引脚描述和连接指南不正确。 它们是具有输出缓冲区的双用途 I/O 引脚。 以下描述 CLK[0：23][p，n] 引脚：
引脚类型："输入"应更改为"I/O"。
引脚描述："专用的正负时钟输入引脚，也可以用作 I/O 引脚。 OCT Rd 在用作差分输入时受支持。 OCT Rt 在用作 SSTL 或 HSTL 输入时受支持。 支持 OCT Rs 用于输出操作。
使用单端 I/O 标准时，只有 CLK[0：23]p 引脚作为 PLL 的专用输入引脚。"
连接指南："这些引脚可以与 GND 绑定，或未连接。 如果没有连接，使用 Quartus® II 软件可编程选项对这些引脚进行内部偏置。 它们可保留为输入三状态，并启用了薄弱的向上拉电阻器，或作为驱动 GND 的输出。"