文章 ID: 000075745 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

针对 Stratix V 设备的 QDR II/II 设计校准失败

环境

    英特尔® Quartus® II 订阅版
BUILT IN - ARTICLE INTRO SECOND COMPONENT

关键问题

说明

使用Nios II定序器的半速率 QDR II/II 设计 针对目标时,速度低于 300 MHz 可能会遇到校准故障 Stratix V 设备。

此问题将在 QDR II 的未来版本中修复 和采用 UniPHY 的 QDR II SRAM 控制器。

解决方法

此问题的变通办法是运行半速率 QDR II/II 使用针对 Stratix V 设备的Nios II定序器进行设计 速度超过 300 MHz。

相关产品

本文适用于 1 产品

Stratix® V FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。