文章 ID: 000075735 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么在使用 PCI Express HardIP"Error： PLL"时收到以下错误消息<variation name="">_example_chaining_pipen1b：酷睿|<variation name="">_plus：ep_plus|<variation name="">：epmap|<variation name="">_serdes：serdes|<variation name="">_serdes_alt_c3gxb_a</variation></v...

环境

  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    当您使用 PCI Express® HardIP，并且仅在有限的设备集内安装了 Quartus® II 时，便会发生下列错误。例如，仅安装了Cyclone® IV GX 设备支持。

    为解决此错误，您可以简单地重新安装 Quartus II，以确保已安装所有设备，然后重新生成 PCI Express IP。

    此问题将在 Quartus II 软件的未来版本中解决。

     

    错误：PLL "_example_chaining_pipen1b：core|_plus：ep_plus|：epmap |_serdes：serdes|_serdes_alt_c3gxb_aac8：_serdes_alt_c3gxb_aac8_component|altpll：pll0|altpll_ld81：auto_generated|pll1" 已连接端口 CLK[0]，但参数clk0_multiply_by和/或clk0_divide_by要么未指定，要么设置为 0

    相关文章

    相关产品

    本文适用于 5 产品

    Arria® II GX FPGA
    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Arria® II GZ FPGA
    Cyclone® IV GX FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。