文章 ID: 000075716 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么 PCI Express* IP Link Inspector 的英特尔® Stratix® 10 硬核 IP 的时间戳值被高估?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 适用于 PCI Express* 的 Avalon-MM 英特尔® Stratix® 10 硬核 IP
  • 适用于 PCI Express* 的 Avalon-ST 英特尔® Stratix® 10 硬核 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    由于 PCI Express* Link Inspector 英特尔® Stratix® 10 硬核 IP 出现问题,您可以观察时间戳值大于实际时间。

    例如,当将 英特尔® Stratix® 10 硬核 IP 用于 125MHz PCI Express* coreclkout 时,时间戳值将显示大约 20% 的估计值(与实际 10ms 相比 12ms)。

    这是由于用户定义的 125MHz 或 250MHz 核块之间的差异,以及 Link Inspector 始终使用的 100MHz 时钟。

    解决方法

    要解决此问题,在时间戳值上应用一个乘法因素,如下所示。

    使用 125MHz 内核clkout时,将时间戳值乘以 0.8 (100MHz / 125MHz) 的乘法值。

    使用 250MHz 内核clkout时,将时间戳值乘以 0.4 (100MHz / 250MHz) 的乘法值。

     

    此问题计划在英特尔® Quartus® Prime Pro Edition 软件的未来发行版中修复。

     

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。