文章 ID: 000075656 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么英特尔® L-tile 和 H-tile Avalon®流式传输和Avalon®内存映射 IP（适用于 PCI Express*）观察到可纠正的错误/在 Gen3 根端口模式下运行时断开火车？

环境

    英特尔® Quartus® Prime Pro Edition
    适用于 PCI Express* 的 Avalon-ST 英特尔® Stratix® 10 硬核 IP
    适用于 PCI Express* 的 Avalon-MM 英特尔® Stratix® 10 硬核 IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

关键问题

说明

在 Gen3 根端口模式下使用英特尔® L-tile 和 H-tile Avalon®流式传输和Avalon®内存映射 IP（适用于 PCI Express*）时，H tile 和 L tile 上的 Gen3 根端口 IP 可纠正错误或链接关闭训练，原因可能是采用以下优化的预设位设置：PCIe* 上游端口 （USP）/下游端口 （DSP） Gen3 根端口 IP。

解决方法

英特尔® Quartus® 20.2 版和更早的 Prime 软件版本中不存在有关此问题的方法。

这个问题已英特尔® Quartus® 20.3 版和更高版本的 Prime 软件中解决。

如果从软件早期版本升级，应该从清洁中生成 IP，以避免显示早期的次优设置。

相关产品

本文适用于 5 产品

英特尔® Stratix® 10 GX FPGA
英特尔® Stratix® 10 SX SoC FPGA
英特尔® Stratix® 10 MX FPGA
英特尔® Stratix® 10 TX FPGA
英特尔® Stratix® 10 NX FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。