说明
由于英特尔® Quartus® Prime Pro Edition 软件版本 20.3 至 21.2 出现问题，您可能会看到在 PCI Express* 的英特尔® L-/H-Tile Avalon®流 IP 中跨时钟域的路径之间的时序违规。
适用于 PCI Express* 的英特尔® L-/H-Tile Avalon®流 IP 可生成跨时钟域的所需同步逻辑，但是 Synopsys* Design Constraints Files （.sdc） 并没有正确约束这些路径。
解决方法
要解决此问题，请按照以下步骤操作：
- 下载 altera_pcie_s10_gen3x16_cdc Synopsys* Design Constraints 文件 （.sdc）
- 将 altera_pcie_s10_gen3x16_cdc.sdc 添加到英特尔® Quartus®项目
- altera_pcie_s10_gen3x16_cdc.sdc 应在用于 PCI Express* 配置文件 （.ip） 的英特尔® L-/H-Tile Avalon®流传输 IP 后放置
此问题从英特尔® Quartus® Prime Pro Edition 软件版本 21.3 开始修复。