为什么我需要在英特尔® Stratix® 10 E-Tile 三速以太网英特尔® FPGA IP设计示例中执行 IOPLL 英特尔® FPGA IP升级？

由于英特尔® Quartus® Prime 专业版软件版本 21.2 出现问题，您可能会发现 IOPLL 英特尔® FPGA IP未在配备 E-Tile GXB 收发器的三速以太网英特尔® FPGA IP 10/100/1000Mb 以太网 MAC （Fifoless） 和 2XTBI PCS 中成功升级。

不执行 IOPLL 英特尔® FPGA IP升级，编译示例设计时将看到以下错误：

Error （18185）：您的设计包含必须重新生成的 IP 组件。要重新生成您的 IP，请使用 Quartus Prime 软件中的"项目"菜单中的"升级 IP 组件"对话框

Error （18186）：必须将文件 IP/alt_tse_iopll_todsampling_clk.ip 中的 IP 组件升级到最新版本的 IP 组件。

Error （18186）：您必须将文件 IP/alt_core_iopll_upstream.ip 中的 IP 组件升级到最新版本的 IP 组件。

Error （18186）：必须将文件 IP/alt_core_iopll_tse_rx_clk.ip 中的 IP 组件升级到最新版本的 IP 组件。

Error （18186）：您必须将文件 IP/alt_core_iopll_tse_clk.ip 中的 IP 组件升级到最新版本的 IP 组件。

要在英特尔® Quartus® Prime Pro Edition 软件版本 21.2 中解决此问题， 请按照 以下 步骤操作 。

1. 执行 IP 升级并英特尔® FPGA IP组件中重新生成 IOPLL。
2. 打开 模拟脚本 为您选择的仿真器：
   • Modelsim* -/example_testbench/setup_scripts/通用/modelsim_files.tcl
   • VCS* - /example_testbench/setup_scripts/通用/vcs_files.tcl
   • VCSmx* - /example_testbench/setup_scripts/通用/vcsmx_files.tcl
   • Xcelium* - /example_testbench/setup_scripts/通用/xcelium_files.tcl
3. 编辑 四个 IOPLL 英特尔® FPGA IP设计文件名 在仿真脚本中，与重新生成的 IOPLL 英特尔® FPGA IP组件设计文件名匹配。IOPLL 英特尔® FPGA IP需要更新的随机字符串后缀的设计文件名示例。
   • alt_core_iopll_tse_clk_altera_iopll_1931_oppet4q.vo1
   • alt_core_iopll_tse_rx_clk_altera_iopll_1931_t57sz6i.vo1
   • alt_core_iopll_upstream_altera_iopll_1931_4pedkla.vo1
   • alt_tse_iopll_todsampling_clk_altera_iopll_1931_7vfkdfa.vo1
4. 保存 该文件。

此问题从英特尔® Quartus® Prime Pro Edition 软件版本 21.3 开始修复。