文章 ID: 000075564 内容类型: 产品信息和文件 上次审核日期: 2021 年 08 月 28 日

如何处理 SV PCIe HIP 的输入端口 cfglink2csrpld？

环境

  • 英特尔® Quartus® II 订阅版
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    port cfglink2csrpld 是 HIP 实例文件中一个意外端口。在 SV PCIe 用户指南中，对此信号没有任何描述。

     

    解决方法

    您可以将端口 cfglink2csrpld 连接到设计中的"0"。此端口将在 Quartus II 12.0 中移除。

    相关产品

    本文适用于 1 产品

    Stratix® V GX FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。